4 बिट पारी व्यवहार मॉडलिंग का उपयोग कर रजिस्टर

[pavani40444]

pls मुझे verilog कोड भेजने के 4 बिट के बदलाव के लिए व्यवहार मॉडलिंग का उपयोग कर रजिस्टर

 

[TrickyDicky]

पहली बार अपने प्रयास भेजें, और लोगों को यह तय करेंगे.

 

[haykp]

वैसे भी मदद देता है: मॉड्यूल shiftReg (बाहर, में, clk, रीसेट); इनपुट clk;; में इनपुट इनपुट रीसेट, उत्पादन बाहर, एक reg [00:03] मेम, बाहर = मेम [3] आवंटित; हमेशा @ (posedge clk) शुरू अगर सदस्य (रीसेट)