4 Virtex के साथ सक्रिय चरण पंक्तिबद्धता

[alzomor]

नमस्ते

हम virtex प्रयोग कर रहे हैं 4 FPGA, हम प्रयोग कर रहे हैं यह LVDS है Tigersharc को linkport inteface
Linkport 125Mhz DDR पर काम कर रहा है.
मेरा प्रश्न यह है:
क्या हमें गतिशील चरण 4 Virtex के ISERDES मॉड्यूल पर उपलब्ध पंक्तिबद्धता उपयोग की आवश्यकता है?या हम सिर्फ DPA के बिना सरल ISERDES के मोड कर सकते हैं और अभी भी सही डेटा हो रही है?

सलाम
Hossam Alzomor
www. () org. () ig

 

[vlsi_whiz]

खैर, FPGA को TigerSHARC कड़ी बंदरगाहों को जोड़ने के लिए, आपको पहले LVDS TX और Rx मॉड्यूल की ज़रूरत है.TX मॉड्यूल LVDS TX समारोह या DDR कब का उपयोग करके इस्तेमाल किया जा सकता है.लिंक बंदरगाह के साथ घड़ियों आपको जरूरत है, घड़ी के साथ पंक्ति में डेटा से डेटा दोनों में दर्ज हो जाएगा बढ़ते और कड़ी बंदरगाह घड़ी के गिरने के किनारों.मैं सुझाव है कि आप घड़ी के साथ डेटा संरेखित करें जबकि LVDS डेटा प्रसारण.यदि FPGA में SERDES डेटा संरेखण विकल्प इसका इस्तेमाल करने LVDS घड़ी के डेटा पंक्ति में है.

मैं Altera चक्रवात श्रृंखला के साथ एक ही बात कर रहा हूँ.हालांकि इन FPGA उन्हें में निर्मित SERDES नहीं है, मैं LVDS TX और Rx उत्पन्न DDR कब का प्रयोग और फिर उन्हें दूसरे पर TigerSHARCs को एक तरफ और SERDES पर कनेक्ट.

 

[alzomor]

नमस्ते

1 आप अपने उत्तर के लिए धन्यवाद.
टीएस पहले जब यह प्रसारण डेटा aligns.
यह भी ISERDES के भीतर एक LVDS इनपुट खड़ी रेखा से हटना.
मुझे लगता है कि तुम मेरे सवाल गलत हो एक गलत तरीके से, मैं समझा जा सकता है टी.
मेरे सवाल का फिर से है:

क्या यह पक्ष प्राप्त करने के लिए bitslip और DPA घबराना का उपयोग करने के लिए क्षतिपूर्ति और तिरछा बस में शुरू से कम महत्वपूर्ण है?

सलाम
Hossam Alzomor
www. () org. () ig

 

[vlsi_whiz]

Serdes यदि linkport / lvds इंटरफेस है, आप की जरूरत चरण संरेखण का उपयोग नहीं है.प्लस टीएस कि ख्याल रखती है.तो तुम जरूरत DPA है जब Serdes बंदरगाह से जोड़ने के लिए लिंक नहीं है.

 

[alzomor]

प्रिय VLSI_WHIZ

मेरे उत्तर देने में आपकी रुचि के लिए एक बार फिर धन्यवाद.
लेकिन मुझे लगता है कि बात है कि क्योंकि Xilinx के साधारण आवेदन नोट में सरल नहीं है
वे वहाँ अंतरफलक LVDS और SERDES मॉड्यूल के भीतर लागू किया है साथ BITSLIP और DPA करते थे.
करने के लिए इसका इस्तेमाल करते हैं या नहीं तय आवृत्ति पर निर्भर करता है, लिंक और केबल या FPGA और टी एस के बीच निशान की गुणवत्ता की लंबाई.
मेरे सवाल का क्या आवृत्ति हम DPA का उपयोग करना चाहिए पर है
पर क्या लंबाई के बाद

सलाम
Hossam Alzomor
www. () org. () ig