CPLD में काउंटर समस्या

[sadashiv_sm]

हाय ... मैं CPLD XCR3064XL PC44 में एक काउंटर कोड डाउनलोड किया है .... काउंटर ऊपर सरल 4 बिट द्विआधारी कोड है. लेकिन मैं इसके बारे में कुछ गड़बड़ हो रही है ... कभी कभी यह dosent उचित राज्यों गिनती ... कुछ समय यह गिनती करता है मैं नहीं मिल रहा है क्या समस्या है ..... निम्नलिखित मेरे कोड है .... इसमें कोई समस्या नहीं है .... मेरे clk स्रोत 1hz से 250 हर्ट्ज की है .... क्या समस्या हो सकती है .... उत्तर के लिए प्रतीक्षा कर रहा है .... मॉड्यूल काउंटर (clk, रीसेट, बाहर); / इनपुट / आउटपुट घोषणा / / इनपुट सक्षम; इनपुट clk, रीसेट इनपुट, आउटपुट [03:00] बाहर, सक्षम / / तार और reg घोषणा तार, तार तार रीसेट; clk तार [03:00] बाहर, reg [03:00] tmp, / / ​​कार्यात्मक कोड यहाँ शुरू होता है हमेशा @ (posedge clk) अगर (== रीसेट 1'b1) 4'b0000 = tmp शुरू शुरू, और अंत tmp शुरू tmp = + 1'b1; endmodule सादर ..., अंत अंत = tmp असाइन सदाशिव www.custom logics.com url [/]

 

[semiconductorman]

समस्या wth अपने कोड नहीं है ... यह घड़ी आवृत्ति आप उपयोग कर रहे हैं के साथ है ... इससे पहले कि आप पोस्ट - संश्लेषण अनुकार चलाने का फैसला हमेशा संश्लेषण लॉग को देखो यह कुछ जानकारी आप इस्तेमाल कर सकते है, तो आगे जाओ और क्या आवृत्ति आप अपने CPLD चला सकते हैं पर जांच. समस्या (शायद सबसे) है कि आप एक घड़ी की आवृत्ति की तुलना में लॉग फ़ाइल निर्दिष्ट होता अधिक उपयोग कर रहे हैं यदि यह भी आपकी समस्या को हल नहीं करता है या आप के लिए बाहर समस्या संश्लेषण लॉग अपलोड करने में असमर्थ हैं हम चर्चा कर सकते हैं. )

 

[lucbra]

वहाँ अपने कोड के साथ कुछ भी गलत नहीं है. यह एसटीडी 4bit काउंटर के लिए कोडन शैली है. 1Hz 250Hz: समस्या अपनी घड़ी संकेत हो सकता है. घड़ी संकेत की बढ़ती समय क्या है और इस PLD के इनपुट बफर कैसे संबंधित है? एक और बात पर विचार: glitches या पता लगाया जा सकता है तर्क के बाकी हिस्सों में नहीं है. या यह हानिकारक नहीं है चाहे कैसे काउंटर के उत्पादन में प्रयोग किया जाता है पर निर्भर करता है. सादर

 

[sadashiv_sm]

हाय .... मैं उसी coounter के लिए संश्लेषण लॉग फाइल अपलोड कर रहा हूँ .... सादर ... सदाशिव www.custom logics.com url [/]

 

[sadashiv_sm]

यहाँ फिटर रिपोर्ट फाइल है ....

 

[Black Jack]

प्रमुख समस्या वृद्धि समय है. यदि वृद्धि समय धीमी गति से आप metfstability प्राप्त कर सकते हैं. Clk संकेत या, बेहतर और अधिक सटीक घड़ी के लिए schmitt triger का उपयोग करें.

 

[semiconductorman]

आपका संश्लेषण रिपोर्ट कहती है संश्लेषण बाधा फ़ाइल पर ध्यान न दें: सं तो मैं उर अनुमान बाधाओं फ़ाइल का उपयोग करने के लिए संश्लेषण बाधाओं से गुजारें. आवृत्ति क्या आप घड़ी परिभाषित किया है, के बाद से यू ने कहा कि यू के लिए एक 25MHz प्रपत्र बंद करना चाहता था पूछ. संश्लेषण रिपोर्ट doesnot पुस्तक के कुछ है लगता है और सामान्य लगता है

 

[sadashiv_sm]

हाय ... हाँ मैं UCF फ़ाइल का इस्तेमाल किया है .... मैं केवल कि UCF फाइल में पिन नंबर सौंपा .... मैं कोई विचार abt clk सेटिंग्स है ..... :-( मैं UCF में CLK freq निर्धारित किया है .... मैं परिवर्तन ..... कुछ पिन असाइनमेंट के अलावा अन्य havent मदद की ज़रूरत है .... अग्रिम धन्यवाद .... सदाशिव ...... www.custom - logics.com [आकार = 2] [रंग = 999999 #] 7 मिनट के बाद जोड़ा गया: [/ रंग] [/ आकार] हाय यह मेरी UCF फ़ाइल है ... ... मैं clk पिन बदल havent .... WEBPACK प्रति के रूप में मेरे clk पिन gclk पिन की ...... NET "बाहर" = "p24" नियंत्रण रेखा से जुड़ा है; NET "बाहर" = "p25" नियंत्रण रेखा; नियंत्रण रेखा NET "बाहर" = "p26"; NET "बाहर" नियंत्रण रेखा = "p27"; NET "पुनर्स्थापित" नियंत्रण रेखा = "p34"; सादर सदाशिव www.custom logics.com url [/]

 

[wolfheart_2001]

एक ही समस्या मुझे 2 कुछ महीने पहले हुआ था, मेरे मामले में गिनती सिंक्रनाइज़ और अंततः मेरे CPLD जला दिया गया था (यह xc9536xl). हमेशा पता है कि CPLD है उच्च गति के लिए डिजाइन कर रहे हैं [यू] तुल्यकालिक तर्क [/u] जिसका अर्थ है तुम खिचड़ी भाषा में कम इनपुट घड़ी आवृत्ति का उपयोग करें. - [बेहतर] बढ़ती किनारे पर भरोसा बल्कि यह परिभाषित करने के लिए '1 तर्क के लिए घड़ी के परिवर्तन पर वेतन वृद्धि काउंटर को परिभाषित नहीं है इसका मतलब है अपने काउंटर नहीं तुल्यकालिक संयोजन किया जाएगा: 1 तुम्हारे पास दो विकल्प है. तो अपनी घड़ी के किसी भी सामान्य प्रयोजन के बजाय पिन समर्पित घड़ी पिन से लागू किया जाएगा. एक उच्च आवृत्ति 2 का उपयोग करें और तब बड़ा रजिस्टर बनाने के लिए अपने काउंटर सबसे महत्वपूर्ण है 4 बिट का सबसे अच्छा संबंध है पढ़ता