DDR2 में घड़ी संकेत के साथ DQS संकेत मिलान लंबाई

[venkat_kode]

हाय सब, किसी भी शरीर DDR2 घड़ी संकेत और DQS संकेत के बीच तिरछा संबंध की व्याख्या कर सकते हैं. वहाँ इन दो संकेतों के लिए किसी भी लंबाई मिलान की आवश्यकता है?

 

[sandhya.im]

हाय, DDR2 अनुमार्गण में, यू गलियों पता और कमांड लाइन घड़ी लाइनों Databyte लाइनों के 3 प्रकार के लिए प्रत्येक databyte लेन 8 (DQ0: 7) databits, 1 (DM0) DataMask, डाटा 1 स्ट्रोब (DQS0) के. एक एकल बाइट लेन के लिए, यू घड़ी और 100mils सहिष्णु लंबाई मिलान के साथ उन्हें मार्ग के रूप में DQS पर विचार करना चाहिए. बुद्धिमान की तरह, यू सभी bytelanes के लिए करना है. मार्ग और कमांड लाइन लंबाई 100 mils सहिष्णुता मिलान के साथ मिलान के साथ पता है. मार्ग घड़ी के रूप में 20mils betwwn अंतर जोड़े मिलान के साथ अलग. DQS और घड़ी लाइनों मैच की जरूरत नहीं है. सादर, संध्या का

 

[pcb87]

हाय ...... मैं एक motherboard पर काम कर रहा हूँ ... और पाया कि वहाँ डेटा लाइनों और DQS0 और DQM0 के बीच केवल 25 mils बेमेल होना चाहिए.

 

[venkat_kode]

[बोली = pcb87 हाय ...... मैं एक motherboard पर काम कर रहा हूँ ... और पाया कि वहाँ केवल डेटा लाइनों और DQS0 और DQM0 के बीच 25 mils बेमेल हो [/ उद्धरण]. ज्यादा लंबाई अंतर यू DQS और घड़ी के बीच होना चाहिए

 

[pcb87]

मेरे डिजाइन में, दिशा निर्देशों घड़ी लंबाई के अनुसार 2 इंच और 7 इंच के बीच है. और मैं 80mm लंबाई में differntial जोड़े के रूप में सभी colock संकेत कराई. मुझे लगता है कि वहाँ कोई घड़ी संकेत और DQS और DQM की लंबाई मैच की जरूरत है .. इन एमडी [0:07] डेटा निहित के साथ कराई हैं. और बेमेल 25 mils से कम होना चाहिए.

 

[venkat_kode]

हाय pcb87 ru SODIMM या असतत घटकों का उपयोग कर रहे हैं?

 

[pcb87]

मैं DDR2 DIMM का उपयोग कर रहा हूँ.

 

[insrusingh]

हाय मैं DDR2 घड़ी hyperlynx में अनुकरण कर रहा हूँ, लेकिन समाज की ibibs मॉडल एकल copulsary यह है कि घड़ी diferential \ और भी घड़ी उचित नहीं आ रहा है. चाहिए neded.Is है.