DFT और संश्लेषण: स्कैन घड़ी उलटा और गैर unate की चेतावनी

[casey480]

सभी, मैं तीन घड़ी डोमेन और कभी कभी negedge फ्लॉप के साथ एक मूल डिजाइन synthesizing के हूँ. फ्लॉप negedge के लिए एक मुद्दा नहीं पुनर्व्यवस्था करने के लिए, मैं scan_mode के साथ घड़ी पलटना. scan_mode संकेत डिजाइन के भीतर एक फ्लॉप से ​​उत्पन्न होता है. उपकरण रिपोर्ट [कोड] चेतावनी: घड़ी पिन 'user/wdt/U46/O' से 'wdt_clk के लिए घड़ी नेटवर्क में एक गैर unate के पथ का पता चला है. (टिम - 052) [/ कोड] संश्लेषण और स्कैन प्रविष्टि प्रक्रिया भर में कई बिंदुओं पर. वहाँ बहुत कम Solvnet पर इस बारे में उल्लेख किया है. मेरा सवाल है: 1) इस कारण बेकार पुनरावृति और क्षेत्र जला उपकरण क्या, आधा साइकिल पथ को पूरा करने का प्रयास? 2) यदि हां, तो क्या इसे ठीक करने का सबसे अच्छा तरीका है? मैं डिजाइन में दो अलग घड़ियों पलटना. मेरे संश्लेषण में एक बिंदु पर, मैं एक बाधा जोड़ दिया होगा या ऐसी है कि एक घड़ी एक चेतावनी unate के सत्ता रिपोर्टिंग बंद कर दिया डिजाइन बदल गया है. मुझे यकीन है कि मैं क्या किया है, नहीं हूँ, और यह बहुत भ्रमित करने वाला है! धन्यवाद!

 

[lostinxlation]

आप एक असफल द्वारा scan_mode कि फ्लॉप के बाद से 0 या 1 तर्क उस फ्लॉप करने के लिए योगदान शंकु पर निर्भर करता है, या भी बदतर हो कि अगर फ्लॉप स्कैन श्रृंखला पर हो सकता है उत्पन्न नहीं करना चाहती. आप scan_mode और scan_enable बाह्य नियंत्रणीय बनाने की जरूरत है.

 

[jakejake]

कुछ अनुभवी पीपीएल फिल्म समारोह निदेशालय का उपयोग करने के लिए स्कैन मोड संकेत उत्पन्न करने के लिए, ताकि मोड स्कैन संकेत संक्रमण गति से किया जा सकता है.

 

[Creese]

बेहतर होगा कि तुम अलग घड़ी किनारों के साथ रजिस्टर का उपयोग नहीं था. इसके बजाय, आप negedge रजिस्टर से पहले एक औंधा घड़ियों उत्पन्न और फिर इस रजिस्टर कार्यान्वयन एक posedge रजिस्टर में होगा चाहिए.

 

[casey480]

[बोली = कटार, 796,406] अलग घड़ी किनारों के साथ रजिस्टर का उपयोग नहीं बेहतर था. इसके बजाय, आप negedge रजिस्टर से पहले एक औंधा घड़ियों उत्पन्न और फिर इस रजिस्टर कार्यान्वयन एक posedge रजिस्टर में हो जाएगा [बोली /] हाँ, यह है कि मुझे क्या करना चाहिए. सभी रजिस्टरों posedge negedge बनाया इससे पहले कि वे इस्तेमाल कर रहे हैं घड़ियों के साथ, कर रहे हैं. इसके अलावा, प्रश्न में test_mode के रजिस्टर इंगित करता है कि एक प्रमुख हस्ताक्षर लिखा गया है. यह * नहीं सेट किया जा सकते हैं या एक बाहरी पिन mantipulating जो पैटर्न द्वारा नियंत्रित किया जाएगा, यह तर्क शंकु से हटाने के बिना मंजूरी दे दी. वापस मेरे unate सत्ता के बारे में मूल प्रश्न के लिए .... यह एक चिंता का विषय है? मैं कैसे चेतावनी पर विचार करना चाहिए?

 

[ConradATPG]

आप स्कैन प्रविष्टि उपकरण ऐड हवालात latches का पहले नकारात्मक बढ़त स्कैन स्कैन पथ पर फ्लिप फ्लॉप करने में सक्षम होना चाहिए. यह एक बेहतर समाधान की तुलना में इन फ्लिप फ्लॉप के लिए घड़ियों को पलटना होगा. क्या आप यह सुनिश्चित किया कि जब scan_mode चिप clocked है बदल नहीं है? आप समस्याओं का है हो सकता है अगर एक एफएफ के लिए scan_mode संकेत परिवर्तन करते हुए यह दर्ज है. मेरा सुझाव है कि आप हर घड़ी डोमेन एक अलग और स्वतंत्र परीक्षण मोड में घड़ी पिन का उपयोग करें. इस तरह आप सुनिश्चित कर सकते हैं वहाँ कोई पार घड़ी डोमेन समय मुद्दों कर रहे हैं. अपने परीक्षण के एक अलग चक्र में बस घड़ी प्रत्येक डोमेन.