FPGA डिजाइन प्रवाह के लिए डीएसपी एल्गोरिदम ...

[HighTechEE]

नमस्कार सभी, कोई भी अनुभव / एक पसंदीदा EDA उपकरण FPGA डिजाइन प्रवाह में डीएसपी एल्गोरिदम ले? मेरा डिजाइन प्रवाह Matlab मॉडलिंग एल्गोरिदम उत्पन्न तो एक परिणाम के रूप में एक synthesizable एचडीएल कोड (अधिमानतः VHDL) उत्पन्न करना चाहते हैं जाएगा. : 1 विकल्प होना दिखाई देते हैं. मुश्किल / समय लेने - VHDL जानवर बल, चुनाव Handcrank. 2. सी कोड संगामिति और pipelining के लिए बहुत अच्छी तरह से उधार नहीं करता है - एल्गोरिदम के माध्यम से 'सी' कोड है, तो चला कि VHDL उत्पन्न के लिए एक उपकरण के माध्यम से चुनाव को उत्पन्न करता है. 3. एक 3 पार्टी उपकरण है कि Matlab मीटर कोड ले और सीधे एचडीएल के लिए संश्लेषण, चुनाव के लिए जाना होगा का उपयोग करें! मौजूद नहीं कर सकते ... अग्रिम में आपकी प्रतिक्रिया के लिए धन्यवाद, HighTechEE

 

[eltonjohn]

डीएसपी ब्लॉक के FPGA डिजाइन के प्रवाह के लिए एक MATLAB संकलक SYTHETIZABLE VHDL कोड पैदा करने में सक्षम का उपयोग करने के लिए है. ACCELFPGA की तरह. लेकिन नहीं, क्योंकि सभी MATLAB कार्यों बाहरी हैं और matlab कोड avalaible है आप कुछ पुस्तकालयों खरीदने के लिए किया है .. और इस उत्पाद को बहुत पुराना नहीं किया जा रहा है .. कार्यों का एक बहुत याद आ रही हैं, लेकिन ठेठ डीएसपी कार्य अच्छी तरह से मौजूद हैं .. मेरे लिए यह डीएसपी ब्लॉक MATLAB और simulink से डिजाइन का सबसे अच्छा तरीका है .. अब वहाँ एक nes symplicity डीएसपी बुलाया वातावरण है. मैं इसके साथ अभी तक खेला havent. मैं यह मूल्यांकन के लिए स्थापित करने की प्रक्रिया में हूँ ..

 

[ahmadagha23]

हाय मैं symplicityDSP के मूल्यांकन संस्करण कहाँ से मिल सकती है?

 

[ljkong]

शायद आप अपने एल्गोरिदम को लिखने के सी कोड का उपयोग कर सकते हैं. तो आप Mentor से गुलेल सी संश्लेषण का उपयोग एचडीएल के लिए ग हस्तांतरण कर सकते हैं. यह अन्य समाधान है. मैं इस उपकरण का परिचय करने के लिए पोस्ट किया है. आप इसे खोज कर सकते हैं.

 

[dewdrop]

यदि आप Altera FPGA का उपयोग कर रहे हैं, आप डीएसपी बिल्डर, जो RTL में Matlab डिजाइन बदल सकते हैं का उपयोग कर सकते हैं.