Fpga में biquad कार्यान्वयन

[rsrinivas]

हाय सब, मैं एक समस्या है. मैं इतना है कि यह एक फिल्टर बैंक रूपों bandpass फिल्टर की एक सरणी डिजाइन में हूँ. मैं matlab के fdatool का उपयोग करने में फिल्टर डिजाइन किए हैं और 3 biquads (IIR बटरवर्थ) के साथ है it.it 6'th क्रम BPF से एचडीएल कोड (verilog) उत्पन्न. pls चलो मुझे पता है कि अगर मैं इस filter.ie के पुन: उपयोग कर सकते हैं मैं एक सीरियल वास्तुकला का उपयोग कर रहा हूँ करने के लिए नमूनों की प्रक्रिया और गुणांक एक ROM में संग्रहित कर रहे हैं. मैं कैसे प्रभावी रूप से देरी वर्गों पुनः प्रयोग. किसी भी सुझाव या मदद काफी सराहना की जाएगी. चियर्स श्रीनिवास

 

[whicun]

हाय, मुझे लगता है कि आप FPGA में एक साधारण CPU जोड़ने के द्वारा biquad लागू कर सकते हैं. का संबंध है,