FPGA bootup कोड

  • Thread starter विलम्ब
  • Start date

विलम्ब

Guest
नमस्कार सभी,

वहाँ
तरह FPGA bootstrap कोड के रूप में ऐसी कोई बात है एक प्रोसेसर है?

जब कार्यान्वयन बड़े डिजाइन मैं बस से bitstream लोड चाहिए
यह केवल की डिजाइन के साथ एक बाहरी EPROM या वहाँ GSR के रूप में कुछ powerup निदान routines, कोड संस्करण आदि उपकरण अभी जिंदा आया है इंगित करने के लिए प्रयोग किया जाना चाहिए?इस अर्थ में, और क्या स्टार्टअप कोड का हिस्सा बनाया जा सकता है?

धन्यवाद,

देरी (तकनीक द्वारा) देरी

 
नमस्ते देरी,

FPGA में यह 'विन्यास', जब तुम क्या आप के बाद JTAG तार के माध्यम से, तुम मई डाउनलोड
सा, अपनी
अस्थिर डिजाइन परीक्षण के रूप में डिजाइन की एक स्थिर संस्करण
हो, तुम प्रोम या फ्लैश करने के लिए इसे डाउनलोड कर सकते हैं (शायद एक CPLD द्वारा नियंत्रित नाम है ), एक बार आप FPGA रीसेट, कोड
FPGA करने के लिए स्वचालित रूप से डाउनलोड किया जा सकता है.
अधिक जानकारी के लिए, आप
Xilinx है userguide और Datasheet, के लिए खोज करने के लिए उल्लेख मई अनुभाग 'विन्यास'.

चीयर्स,
डेवी

 
एक fpga कि boostrap एक OTP FPGA या नवीनतम फ्लैश FGA (actel और Cypress) का उपयोग करने के लिए है करने के लिए एक ही रास्ता.
OTP मामले
में तुम, फ़्लैश मोड में संभव हो सकता है आपके कोड को अपग्रेड नहीं कर सकते, लेकिन इतना आसान नहीं है

 

Welcome to EDABoard.com

Sponsor

Back
Top