GateLevel अनुकार / पूर्ण चिप सत्यापन

[satya_422]

GateLevel सिमुलेशन (पूर्ण चिप) के लिए, मैं गेट स्तर सत्यापन और आवश्यकताएँ में मुद्दे पर एक सामग्री की जरूरत है ... किसी को भी मदद

 

[wwfhm2002]

गेट स्तर और RTL स्तर के बीच diff केवल फाटक स्तर समय जाँच की जरूरत है. आप सबसे पहले जाँच और औपचारिकता चेक के साथ netlist के पास कर सकते हैं और फिर एक मामला चलाने, लेकिन कई डिजाइन गेट स्तर अनुकार के लिए जाँच और औपचारिक सत्यापन के बाद आवश्यक नहीं है.