ise12.1 shematic में योजक

[maia31]

कैसे मैं बनना 12.1 में सक्षम पिन के साथ 24 बिट योजक उपयोग कर सकते हैं?

 

[vipinlal]

नहीं कर सकते आप उसी के लिए एक vhdl या verilog कोड लिखने??

 

[sanju_]

[= बोली maia31 के; [934,413] योजक ise12.1 में लिए shematic मैं बनना 12.1 में सक्षम पिन के साथ कैसे 24 बिट योजक उपयोग कर सकते हैं बोली /] VHDL या Verilog? आईएसई संपादित करें भाषा टेम्पलेट्स में कुछ उदाहरण देखें -> संश्लेषण constructs -> VHDL या Verilog में कि भाषा टेम्पलेट्स> कोडन उदाहरण -> गणित -> जोड़ें / उप या आप योजनाबद्ध आईएसई में के बारे में बात कर रहे हैं??

 

[maia31]

मैं लेकिन मैं योजनाबद्ध रूप में चाहते हो सकता है फार्म और नहीं vhdl यह एक बड़ी परियोजना और बनना योजनाबद्ध का हिस्सा है 16 बिट योजक लेकिन 24 बिट और उन सभी पिन [रंग = "रजत"] [आकार = सक्षम नहीं है 1] ---------- पोस्ट 08:33 पर जोड़ा ---------- पिछला पोस्ट 08:31 पर था [/ आकार ----------] [ / रंग] [बोली = vipinlal, 934,423] कठबोली आप उसी के लिए एक vhdl या verilog कोड लिखने [बोली /] लेकिन मैं मैं योजनाबद्ध प्रपत्र में प्रपत्र vhdl नहीं चाहते हो सकता है और यह एक बड़ी परियोजना और बनना है योजनाबद्ध का हिस्सा है? 16 बिट योजक लेकिन नहीं 24 बिट और उनमें से सभी को सक्षम नहीं है पिन [रंग = "रजत"] [आकार = 1] ---------- पोस्ट में जोड़ा 08:34 ----- ----- पिछले पोस्ट 08:33 पर था [आकार /] ---------- [COLOR /] [बोली = sanju_, 934,430] VHDL या Verilog? आईएसई संपादित करें भाषा टेम्पलेट्स में कुछ उदाहरण देखें -> VHDL या Verilog में कि भाषा टेम्पलेट्स> गणित -> उदाहरण कोडन?> संश्लेषण constructs -> जोड़ें / उप या आप योजनाबद्ध आईएसई में के बारे में बात कर रहे हैं [ बोली /] अच्छी तरह से योजनाबद्ध आईएसई में के बारे में और जिस तरह से im बात भाषा vhdl हो सकता है

 

[treqer]

है बहुत difficalt है? अगर एन = '0 'तो ग

 

[maia31]

[बोली = treqer, 934,483] बहुत difficalt है? अगर एन = '0 'तो ग

 

[treqer]

आप 12 बनना में सिर्फ एक समस्या है

 

[treqer]

[संलग्न = कॉन्फ़िग] +५९३८६ [/ संलग्न] 11 बनना में

 

[maia31]

ise11 खुराक 24bit योजक है या अपने आप को बनाने?

 

[treqer]

मैं इसे अपने आप का निर्माण /

 

[maia31]

[बोली = treqer; 934,600] मैं इसे अपने / [बोली /] का निर्माण अच्छी तरह से अगर आप यह निर्माण अपने आप vhdl कोड आप इसके लिए यहाँ लिख पोस्ट कर सकते हैं?

 

[treqer]

घटक summ पोर्ट (23 downto 0) std_logic_vector; ख: std_logic_vector में (23 0 downto): en: std_logic में; ग: std_logic_vector (23 0 downto)); Inst_summ, अंत घटक: summ पोर्ट (एमएपी =>, ख =>, एन =>, ग =>), / / ​​/ / / / / / / / / / / / / / / / / / पुस्तकालय आईईईई, का उपयोग IEEE.STD_LOGIC_1164.ALL, उपयोग IEEE.STD_LOGIC_ARITH अखिल, का उपयोग IEEE.STD_LOGIC_UNSIGNED.ALL; ---- Uncomment निम्नलिखित पुस्तकालय घोषणा यदि इस कोड में ---- किसी भी Xilinx पुरातन प्रारंभ करने. - पुस्तकालय, UNISIM उपयोग UNISIM.VComponents.all -, इकाई summ के (पोर्ट एक है:; std_logic_vector (23 downto 0): std_logic_vector (23 downto 0); एन: std_logic में;: std_logic_vector (23 )) 0 downto अंत summ, summ के व्यवहार वास्तुकला adder_en शुरू: (एन) प्रक्रिया शुरू अगर = '1 सी 'तो एन

 

[maia31]

[बोली = treqer, 934,617] घटक summ पोर्ट (एक: (23 downto 0) std_logic_vector में;: std_logic_vector (23 downto 0); एन: std_logic में;: std_logic_vector (23 0 downto)); अंत घटक; inst_summ: summ पोर्ट नक्शा (एक =>, ख =>, एन =>, ग =>), आईईईई / / / / / / / / / / / / / / / / / / / / पुस्तकालय, का उपयोग IEEE.STD_LOGIC_1164 उपयोग IEEE.STD_LOGIC_ARITH.ALL, सभी का उपयोग करें IEEE.STD_LOGIC_UNSIGNED.ALL; ---- Uncomment निम्नलिखित पुस्तकालय घोषणा यदि इस कोड में ---- किसी भी Xilinx पुरातन प्रारंभ करने. - पुस्तकालय, UNISIM उपयोग UNISIM.VComponents.all -, इकाई summ के (पोर्ट एक है:; std_logic_vector (23 downto 0): std_logic_vector (23 downto 0); एन: std_logic में;: std_logic_vector (23 )) 0 downto अंत summ, summ के व्यवहार वास्तुकला adder_en शुरू: (एन) प्रक्रिया शुरू अगर = '1 सी 'तो एन

 

[TrickyDicky]

[बोली = maia31, +९,३६,१८०] tnx एक बहुत मैं यह लिखना है, लेकिन मैं कुछ सवाल है 1 = क्यों आप यह प्रक्रिया में परिभाषित आप इसे 2 वास्तुकला में परिभाषित = अगर और एन = '0 'क्या हो सकता है? [बोली /] हाँ, तुम, लेकिन आप का उपयोग नहीं कर सकते कर सकते हैं, "अगर" बाहर एक प्रक्रिया है. आप इस बजाय लिखने की आवश्यकता होगी: ग

 

[maia31]

[बोली = TrickyDicky, 936,232] हाँ, तुम, लेकिन आप का उपयोग नहीं कर सकते कर सकते हैं, "अगर" बाहर एक प्रक्रिया है. आप इस बजाय लिखने की आवश्यकता होगी: ग

 

[TrickyDicky]

[बोली = maia31, 936,247] आप मतलब मैं खिचड़ी भाषा का उपयोग ग

 

[treqer]

हाँ! योजनाओं केवल तुल्यकालिक होना चाहिए. मैं हमेशा conditionю अगर प्रक्रिया लिखें. प्रोग्रामिंग शैली