W
woodman
Guest
जब मैं इस पुस्तक 'एनालॉग लेआउट की कला' पढ़ा है, मैं सवाल है: LDD DDD, और LDMOS ट्रांजिस्टर के अंतर क्या है? दूसरा प्रश्न यह है कि क्या इन ट्रांजिस्टर और DMOS के बीच संबंध है? बहुत बहुत धन्यवाद!
Navigation
Install the app
How to install the app on iOS
Follow along with the video below to see how to install our site as a web app on your home screen.
Note: This feature may not be available in some browsers.
More options
You are using an out of date browser. It may not display this or other websites correctly.
You should upgrade or use an alternative browser.
You should upgrade or use an alternative browser.
V
Vamsi Mocherla
Guest
मुझे आशा है कि यह आपके सवालों के काफी का जवाब ... 1.LDD हल्के नाली doped है. यदि एक MOSFET एक LDD संरचना, क्षमता में बनाया, एक MOSFET LDD में VBI छोटे रूप में पारंपरिक MOSFET तुलना में, इसलिए thethreshold वोल्टेज कम चैनल प्रभाव की वजह से कमी छोटे 2.I पता नहीं DDD क्या है . 3.LDMOS laterally विसरित MOSFET है. यह HF, आरएफ अनुप्रयोगों में प्रयोग किया जाता है. LDMOS में स्रोत पी उप पर शरीर epitaxial परत द्वारा पृथक के पास बनाई है. इस विन्यास के लिए लाभ यह है कि वहाँ कोई लाभ में कमी है और प्रदर्शन को बेहतर बनाया है.
D
DoctorProf
Guest
LDD = हल्के doped नाली, विशेष के लिए नाली में बिजली के क्षेत्र को कम करने के लिए फाटक के पास नाली में रखा प्रत्यारोपण. यह नाली में प्रभाव ionization कम से गर्म वाहक गिरावट को नियंत्रित करने के लिए प्रयोग किया जाता है. DDD = डबल विसरित नाली, नाली निर्माण दो अलग दरों पर difuse कि dopings का उपयोग (पी और के रूप में). तेजी विसारक (पी) बढ़त / फाटक नाली के पास एक कम doped क्षेत्र है इसलिए बिजली के क्षेत्र को कम पैदा करेगा. यह भी गर्म वाहक सुधार LDMOS = पार्श्व DMOS ट्रांजिस्टर के लिए प्रयोग किया जाता है, यह एक उच्च वोल्टेज ट्रांजिस्टर डिजाइन जहां नाली एक कम doped प्रसार यह फाटक के नुकसान के बिना उच्च voltages संभाल करने की अनुमति देता है के लिए डिज़ाइन किया गया है है.
W
woodman
Guest
धन्यवाद! मैं यह जाओ! लेकिन DMOS क्या है?
D
DoctorProf
Guest
= डबल विसरित धातु ऑक्साइड सेमीकंडक्टर DMOS LDMOS युक्ति निर्माण DDD डिवाइस से बहुत अलग है. DDD डिवाइस में आप ट्रांजिस्टर मापदंडों प्रभावित किए बिना लाइटर डोपिंग के एक छोटे से क्षेत्र बनाना चाहते हैं. LDMOS में आप एक बहुत बड़ा "बहाव" क्षेत्र के लिए उच्च voltages LDMOS नाली है, डिजाइन का समर्थन है. उच्च वोल्टेज भी रिश्तेदार है. एक 1.3 वोल्ट प्रक्रिया उच्च वोल्टेज में 5 वोल्ट हो सकता है. मैं यह भी जानता हूँ कि यह 40 वोल्ट या अधिक हो सकता है. उच्च वोल्टेज प्रक्रिया में मानक NMOS ट्रांजिस्टर के देशी वोल्टेज के सापेक्ष है. Dr.Prof