sdram> नियंत्रक

A

aswin123

Guest
नमस्ते,

मैं sdram नियंत्रक का सत्यापन पर काम कर रहा हूँ.

मैं अच्छी सामग्री नहीं है.

किसी विनिर्देशन दस्तावेजों या सत्यापन कोड यदि उपलब्ध भेज सकते हैं.

और मुझे भी सुझाव है कि कैसे सत्यापन माहौल बनाने के लिए.

धन्यवाद.

 
सत्यापन पर्यावरण HVL पर निर्भर करेगा कि आप सत्यापन के लिए उपयोग कर रहे हैं
किसी सत्यापन के वातावरण में आप जनरेटर, ट्रांसमीटर, रिसीवर और डेटा चेकर की आवश्यकता है.आप सत्यापन के वातावरण में इन मदों को शामिल किया है.आपको भी आप डिजाइन और स्मृति मॉडल शामिल है.कार्यान्वयन HVL पर निर्भर करते थे और नियंत्रक के विनिर्देशन परीक्षण किया जा रहा है.

उम्मीद है इस में मदद मिलेगी,

सादर

 
नमस्ते,

उर sdram नियंत्रक के बारे में जवाब के लिए धन्यवाद.

मैं कुछ और संदेह है?

यू यू के सत्यापन बिंदु systemverilog में समझा सकता हूँ /

sdram में इंटरफेस क्या है /

और कैसे पर्यावरण के साथ बातचीत के लिए.

 
यू AVM रसोई की किताब पर किताब पढ़ सकते हैं.इसके SystemVerilog और SystemC में नमूना कोड के साथ साथ स्वतंत्र रूप से Mentor ग्राफिक साइट पर उपलब्ध
यू को Stimulus_generator, चालक, मॉनिटर, कवरेज कलेक्टर और स्कोरबोर्ड को लागू करने की आवश्यकता होगी.नमूना कोड प्रणाली Verilog में इन लागू करने के लिए पुस्तक में उपलब्ध हैं

 

Welcome to EDABoard.com

Sponsor

Back
Top