Simulink में एचडीएल Cosimulation ब्लॉक

[noura7]

हाय कैसे मैं Simulink में एचडीएल Cosimulation ब्लॉकों एक साथ जुड़े हुए कॉन्फ़िगर कर सकते हैं? धन्यवाद

 

[TrickyDicky]

एक बहुत व्यापक सवाल Thats. यदि आप 2 सह अनुकार ब्लॉक है, आप के लिए modelsim के दो उदाहरण (और वजह दो लाइसेंस) को चलाने के लिए या आप एक एचडीएल आवरण है कि दोनों ब्लॉकों तत्काल और उन्हें एचडीएल अंदर जोड़ता है लिख सकता है की जरूरत है.

 

[noura7]

[बोली] तुम एक एचडीएल आवरण है कि दोनों ब्लॉकों तत्काल और एचडीएल अंदर उन्हें जोड़ता है [/ उद्धरण] क्या मतलब है कि और कैसे लिख सकता है?

 

[TrickyDicky]

आप एक आवरण फाइल VHDL या Verilog में लिखते हैं, और आवरण सह - अनुकरण.

 

[noura7]

आप "आवरण" फ़ाइल एक फ़ाइल मतलब!!

 

[TrickyDicky]

अपनी पोस्ट नहीं समझ में आता है - आप अधिक विशिष्ट सवाल पूछ सकते हैं?

 

[noura7]

एक फ़ाइल पर एक आवरण फ़ाइल = पर

 

[TrickyDicky]

अपने पद का कोई मतलब नहीं है. एक आवरण फ़ाइल सिर्फ एक एचडीएल फ़ाइल

 

[noura7]

उस के लिए खेद है. मैं एचडीएल फ़ाइल कि VHDL या VERILG फ़ाइल के मतलब है पता है. मैं पहली बार के लिए शब्द "आवरण" कि मेरे लिए भ्रम बना रहा है के बारे में सुना है

 

[TrickyDicky]

एक आवरण फ़ाइल सिर्फ एक एचडीएल फ़ाइल है कि कनेक्टिविटी कारणों के लिए मुख्य रूप से लगभग 1 या अधिक संस्थाओं, लपेटता है. तुम सब करना है entites इन्स्तांत और उन्हें कनेक्ट एक साथ

 

[noura7]

कृपया आप मुझे एक उदाहरण दे सकते हैं फ़ाइल (वी. or.vhd)

 

[TrickyDicky]

यदि आप VHDL या घटक इन्स्तांत कैसे न समझ, मैं सुझाव है कि आप एक VHDL ट्यूटोरियल गूगल.

 

[noura7]

नहीं मैं VHDL या Verilog भाषा के साथ एक घटक है लेकिन मैं 4 घटकों मैं कैसे इन्स्तांत और उन्हें एक साथ कनेक्ट कर सकते हैं उदाहरण के लिए है का वर्णन कर सकते हैं. आप एक फ़ाइल उदाहरण दे कि धन्यवाद का पालन कर सकते हैं!

 

[TrickyDicky]

संकेतों का उपयोग बंदरगाहों को जोड़ने [वाक्यविन्यास = vhdl] इकाई ent1 बंदरगाह (std_logic में;: std_logic बाहर); अंत इकाई ent1, स्थापत्य संरचना ent1 का संकेत एक्स है:; पोर्ट घटक ent2 है (एक std_logic , std_logic ख: std_logic बाहर); अंत घटक ent2, ent3 घटक बंदरगाह है: std_logic में;: std_logic बाहर (); अंत घटक ent3, u1 शुरू है: ent2 पोर्ट नक्शा (एक => एक, ख => x); u2: ent3 के पोर्ट नक्शा (एक => x, ख => ख), अंत वास्तुकला संरचना, [वाक्यविन्यास /]