H
hayang
Guest
हाय, मैं FPGA डिजाइन stratix के लिए भी आसान हो सकता है मेरा सवाल है नया कर रहा हूँ.
क्या बढ़ी के बीच के रिश्ते / फास्ट PLL और ग्लोबल / क्षेत्रीय घड़ी है?
हमारे वर्तमान डिजाइन, और वैश्विक घड़ी संख्या पर्याप्त
नहीं हैं,
तो हम क्षेत्रीय घड़ियों का उपयोग करने की आवश्यकता है, पर घड़ियों का एक बहुत का उपयोग करता है अगर निम्नलिखित शर्त होता पिन स्थानों के पीसीबी बोर्ड द्वारा, क्या होता है निर्धारित किया गया है: एक क्षेत्रीय घड़ी है सभी डिजाइन तर्क एक निश्चित क्षेत्र
है, और के लिए भी इस क्षेत्र में है, पर विवश होता है वहाँ कुछ पिन
कि इस क्षेत्र से बाहर है उन तर्क करने के लिए connnecting है, यह एक समस्या है?
कोई अनुभवी FPGA डिजाइनर ने मुझे एक हाथ दे सकते हैं?
बहुत बहुत धन्यवाद
हैरी
क्या बढ़ी के बीच के रिश्ते / फास्ट PLL और ग्लोबल / क्षेत्रीय घड़ी है?
हमारे वर्तमान डिजाइन, और वैश्विक घड़ी संख्या पर्याप्त
नहीं हैं,
तो हम क्षेत्रीय घड़ियों का उपयोग करने की आवश्यकता है, पर घड़ियों का एक बहुत का उपयोग करता है अगर निम्नलिखित शर्त होता पिन स्थानों के पीसीबी बोर्ड द्वारा, क्या होता है निर्धारित किया गया है: एक क्षेत्रीय घड़ी है सभी डिजाइन तर्क एक निश्चित क्षेत्र
है, और के लिए भी इस क्षेत्र में है, पर विवश होता है वहाँ कुछ पिन
कि इस क्षेत्र से बाहर है उन तर्क करने के लिए connnecting है, यह एक समस्या है?
कोई अनुभवी FPGA डिजाइनर ने मुझे एक हाथ दे सकते हैं?
बहुत बहुत धन्यवाद
हैरी