Synopsys डीसी प्रश्न पुस्तकालय

[sampham04]

हाय, मैं Synopsys डीसी में विश्लेषण और दो फ़ाइलों मैं इस तरह के विस्तार की कोशिश की: विश्लेषण च verilog lib/GSCLib_3.0.v विश्लेषण च verilog src-Trojan-free/uart_scan.v विस्तृत uart लेकिन मैं निम्नलिखित चेतावनी मिल: सूचना: 'डिजाइन udp_mux2'. (एचडीएल 193) चेतावनी: 'डिजाइन udp_mux2' पुस्तकालय 'काम' में नहीं पा सकते हैं. (LBR-1) सूचना: 'डिजाइन udp_dff'. (एचडीएल 193) चेतावनी: 'डिजाइन udp_dff' नहीं 'काम' पुस्तकालय में मिल सकते हैं. (LBR-1) चेतावनी: 'uart' डिजाइन ''3 अनसुलझे संदर्भ है. अधिक विस्तृत जानकारी के लिए, "लिंक" कमांड का उपयोग करें. (यूआईडी 341) मुझे पता है कि udp_mux2 और udp_dff lib/GSCLib_3.0.v में पुरातन कर रहे हैं तो मैं क्यों वे पाया नहीं जा सकता समझ में नहीं आता. मैं फ़ाइल अलग विश्लेषण है? या यह एक चेतावनी है कि मैं बस की उपेक्षा कर सकते हैं? धन्यवाद!

 

[kornukhin]

लाइब्रेरी पुरातन (और, या, नहीं, फिल्म समारोह निदेशालय ...) लिबर्टी (उदारीकरण) प्रारूप में होना चाहिए. मुझे लगता है कि आप की जरूरत है: - link_library रूप GSCLib_3.0.lib सेट - GSCLib_3.0.v विश्लेषण नहीं

 

[sampham04]

कारण मैं GSCLib_3.0.v फ़ाइल का विश्लेषण है क्योंकि uart_scan.v फ़ाइल है कि मैं ताल में था संश्लेषित है. सभी पुस्तकालय पुरातन कि ताल का उपयोग करता है GSCLib_3.0.v फ़ाइल में हैं. इस फाइल का प्रयोग सामान्य (और, या, नहीं ड्डढढ, ...) पुरातन है कि uart_scan.v फ़ाइल में उपयोग किया जाता है UDP है कि मैं पहले ही उल्लेख किया छोड़कर पाया जा सकता है है.

 

[kornukhin]

RTL संकलक (ताल) से भी उदारीकरण. फाइल की जरूरत के लिए synthesize.

 

[sampham04]

ठीक है, मुझे लगता है कि ताल में सर्किट संश्लेषित जो भी उदारीकरण. फ़ाइल का उपयोग किया, लेकिन अब मैं Synopsys उपकरण मैं है के साथ इस ताल संश्लेषित कोड का उपयोग करें, क्योंकि मैं ताल के साथ अपरिचित हूँ की कोशिश कर रहा हूँ. व्यक्ति Verilog कोड में मॉड्यूल की परिभाषा है कि ताल का उपयोग करता है उपलब्ध हैं ताकि पुस्तकालय प्रदान की है. मैं सिर्फ उपयोगकर्ता पुस्तकालय है कि डिजाइन संकलक में दिख रही है में पुरातन परिभाषित हो रही परेशानी हो रही हूँ. वहाँ मॉड्यूल है कि सभी ands और अन्य रैंकों के इस्तेमाल को परिभाषित है, और lib/GSCLib_3.0.v फ़ाइल का विश्लेषण करके उन परिभाषाओं का डिजाइन संकलक में uart_scan.v फ़ाइल में इस्तेमाल किया जा सकता है की परिभाषा कर रहे हैं. किसी कारण के लिए, GSCLib_3.0.v में मॉड्यूल के विपरीत, प्रयोक्ता परिभाषित पुरातन पुस्तकालय के लिए डिजाइन के रूप में नहीं किया जा रहा है जोड़ रहे हैं इतना है कि वे जबकि uart_scan.v विस्तार पाया जा सकता है है.

 

[kornukhin]

मैं तुम्हारी समस्या समझ है, लेकिन डीसी समय और उदारीकरण. से कार्यात्मक जानकारी की जरूरत है. यहां तक ​​कि अगर आप किसी भी तरह udp_mux2/udp_dff verilog स्रोत कोड खोजने के लिए आप अपने मॉड्यूल synthesize नहीं या समय विश्लेषण या विश्लेषण शक्ति डीसी का उपयोग कर बना सकते हैं. Verilog फ़ाइलें सभी आवश्यक जानकारी शामिल नहीं है. ताल स्थापित निर्देशिका के अंदर GSCLib.lib खोजने की कोशिश करें.

 

[wsong0210]

सुनिश्चित करें कि आपके खोज पथ है * * सभी डिजाइन पुस्तकालयों आप विश्लेषण किया है मतलब है.

 

[sampham04]

तो, अगर मुझे लगता है कि समय और शक्ति विश्लेषण जानकारी के साथ. उदारीकरण फ़ाइल तो मैं सिर्फ कि पुस्तकालय में शामिल हैं और यह काम होगा? मैं सिर्फ यह विश्लेषण करने के लिए यह लाइब्रेरी शामिल करने के लिए या मैं एक और आदेश का उपयोग की जरूरत करना चाहेंगे? मैं. एसडीएफ फ़ाइल है कि समय की जानकारी है, लेकिन मुझे लगता है कि link_library केवल db. फ़ाइलों को ले जाएगा.

 

[kornukhin]

: 1 बनाने db फ़ाइल करने के लिए आप की जरूरत है. डीसी खोलें 2. read_lib gsclib.lib 3. write_lib gsclib - ओ है इसे उपयोग करने gsclib.db target_library gsclib.db सेट link_library {gsclib.db *} सेट