SystemVerilog एन 'SystemC

[jelydonut]

क्या कोई decient Docs हो
/ nfo 'या तो इन के प्रयोग पर है.

मैं कल्पना .. इस systemverilog देखा हैलेकिन इसके नहीं सबसे अनुकूल दस्तावेज़ ..

systemC के रूप में करने के लिए ..मैं कुछ भी नहीं देखा है

jelydonut

 

[the_penetrator]

प्रिय jelydonut

आप () www.systemc.org मुफ्त में शामिल हो सकते हैं.

तो फिर तुम) SystemC करने के लिए दो दोस्ताना intros (इस UserGuide और एक और
मुझे याद नहीं कर सकते हैं डॉक्टर के साथ स्रोत वितरण मिल सकती है.इसके अलावा इस SystemC LRM
और बहुत, बहुत एक मानक (मानकों के अनुरूप है दोस्ताना मिल
* इस बार का सबसे एसएस तंग) असली.

मुझे क्या SystemVerilog के साथ अति क्रुद्ध बनाता है भाषा ही नहीं है.यह कोशिश की नहीं है (i) VHDL, Verilog और कुछ SystemC
पता है.यह सच है कि SystemVerilog सिर्फ एक VHDL ripoff कि मुझे गुस्सा दिलाती है.ऐसा नहीं SYSTEMVERILOG आईटी कॉल के लिए अच्छा है.आईटी SYSTEMVHDL कहा जाना चाहिए.Verilog हमेशा उद्योग से मजबूत समर्थन किया था.है कि आप इसके लिए सरल parsers की जरूरत है इस तथ्य के कारण.और निर्मित छोटे विवरण.वरना, हास्यास्पद प्रकार की जाँच
की है और VHDL विशेषताओं का
एक बहुत याद करते हैं.

the_penetratorŠ

 

[gooodman]

SystemC और SystemVerilog
शायद वे एक साथ काम कर सकता है.
क्षमा करें, लेकिन आप में इस लगाव को देखने के लिए प्रवेश की आवश्यकता

 

[राम]

आप अपलोड डाउनलोड अनुभाग में systemC किताब मिल सकती है.

 

[haoboy]

systemc के साथ प्रणाली डिजाइन एक अच्छी किताब
है