UP3 सीपीयू घड़ी सेटिंग - घड़ी इनपुट 100MHz है

[crazy_man1234]

हाय मैं एक मदद की ज़रूरत है up3 बोर्ड में 100MHz की घड़ी सेट. Any1 कैसे परीक्षण करने के लिए अगर घड़ी इनपुट 100MHz धन्यवाद अग्रिम में है बता सकते हैं

 

[Marcel Majoor]

आप क्या आवृत्ति बोर्ड पर jumpers की जांच कर रहा है की जाँच करने के में सक्षम होना चाहिए. [कोड] FPGA पिन 29: USBCLK 48 मेगाहर्ट्ज, JP3.4 JP3.3 REF0CLK 14.318 मेगाहर्ट्ज JP3.4 - JP3.6 FPGA पिन 152: PCICLK_E 3.33 मेगाहर्ट्ज JP3.8 JP3.7 संदर्भ मैनुअल के अनुसार REF0CLK 14.318 मेगाहर्ट्ज, JP3.8 - JP3.6 FPGA 153 पिन: CPUCLK 66 मेगाहर्ट्ज, JP7.1 - JP7.2 CPUCLK 100 मेगाहर्ट्ज, JP7.2 JP7.3 [कोड /] आप शायद सीपीयू CLK उपयोग करते हैं, तो बस JP7.2 थे की जांच करने के लिए shorted है. Shorted अगर JP7.1 के लिए तो आप एक 66 मेगाहर्ट्ज घड़ी है. Shorted अगर JP7.3 के लिए तो आप एक 100 मेगाहर्ट्ज घड़ी है.