K
kennyruffles
Guest
नमस्ते वहाँ, मैं एक DUT के VHDL के लिए SystemC में एक testbench बनाने की कोशिश कर रहा हूँ. मेरा सवाल है मैं कैसे VHDL से आंतरिक संकेत SystemC का उपयोग कर का उपयोग कर सकते हैं? Modelsim में $ init_signal_spy, $ signal_force तरह मैक्रोज़ .... ताल उपकरण के लिए इस मैक्रोज़ की तरह कुछ है? वहाँ ऐसा करने के लिए अन्य पद्धति है? मैं nc_mirror के बारे में पढ़ा है लेकिन मैं नहीं जानता अगर मैं इसे SystemC के साथ उपयोग कर सकते हैं, क्योंकि वहाँ VHDL और Verilog सह अनुकार के बारे में सिर्फ संदर्भ है. धन्यवाद और मेरा बुरा अंग्रेजी के बारे में खेद है.