== vhdl> verilog (के लिए वर्तमान में verilog vh प्रयोग सीखना चाहता

S

s3034585

Guest
हाय दोस्तों
किसी ने मुझे बता सकते हैं कि किस तरह अलग vhdl से verilog है.मैं चुप एक और अब जबकि मैं verilog सीखना चाहते हो के लिए किया गया है vhdl इस्तेमाल करते हैं.वे totaly diff या मेरे vhdl समझ रहे हैं .... जानने के सहायक होगा

मुझे उस पर उर राय पता है ..

धन्यवाद
Tama

 
नमस्ते,

verilog और vhdl कि विभिन्न लेकिन वाक्यविन्यास भाषा के रूप में बदल जाएगा नहीं बदल रहा है और यू समीर palnitkar या पुस्तक से cillette द्वारा संश्लेषण verilog के लिए इन दो r सबसे अच्छी किताबें verilog पर verilog पढ़ सकते हैं

 

Welcome to EDABoard.com

Sponsor

Back
Top