J
Joyee
Guest
जैसा कि हम जानते हैं, अगर हम Xilinx कोर जनरेटर द्वारा उत्पन्न कोर इन्स्तांत, समय प्रदर्शन में नाटकीय रूप से सुधार होगा. हालांकि, के रूप में हमारे Coregen की कोर को छोड़कर एचडीएल कोड सहित डिजाइन संश्लेषण उपकरण द्वारा संसाधित किया जाना चाहिए, Synplify, और उपकरणों अक्सर समय चालित पद्धति पर निर्भर डिजाइन का अनुकूलन करने के लिए, हम कैसे उत्पन्न कोर के समय मोड की पेशकश कर सकता उपकरणों के लिए? हालांकि, सबसे पहले, हम कहाँ उत्पन्न कोर के लिए इस तरह के एक समय मोड प्राप्त कर सकते हैं? यह obversily है कि कोर के लिए समय मोड की कमी संश्लेषण उपकरण के प्रदर्शन समझौता नहीं करेंगे.