Sb.

[walkon]

Sb.मुझे कुछ मिश्रित VHDL और Verilog डिजाइन कोड दिखा सकता है?यहाँ davorin द्वारा स्थानांतरितयह क्या एनालॉग सर्किट डिजाइन "" के साथ क्या करना है आखिर???
(का.;सही अनुभाग में कृपया पोस्ट अगली बार!

 

[khorram]

यदि आप ModelSim आपके सिस्टम पर, आप एक ModelSim स्थापना निर्देशिका का उदाहरण फ़ोल्डर में mixedHDL खोज सकते हैं.यदि आप यह नहीं है, मुझे पता है तुम पर भेज करने के लिए करते हैं.

सादर,
KH

 

[walkon]

आपके उत्तर के लिए धन्यवाद,
मेरी modelsim संस्करण 5.3 Solaris
में हैजब मैं कोशिश set.vhd vcom करने के लिए, यह कहना है
यह work.std_logic_util लोड नहीं कर सकते

 

[taotaocui]

तुम, और किसी अन्य संस्था vhdl का उपयोग करते हुए एक मॉड्यूल का उपयोग कर verilog वर्णन.और शीर्ष स्तर पर या तो verilog या जो दोनों verilog मॉड्यूल और vhdl इकाई का उल्लेख vhdl का इस्तेमाल करते हैं.तो यह
एक मिश्रण vhdl और verilog डिजाइन है.

 

[wenwenyiyi]

वहाँ का उपयोग नहीं के बीच काफी अंतर अलग से verilog और verilog और vhdl, के अलावा इसी मॉड्यूल में उन्हें इस्तेमाल का इस्तेमाल होता है